X为了获得更好的用户体验,请使用火狐、谷歌、360浏览器极速模式或IE8及以上版本的浏览器
关于我们 | 帮助中心
欢迎来到桂林科技成果交易平台,请 登录 | 注册
尊敬的 , 欢迎光临!  [会员中心]  [退出登录]
当前位置: 首页 >  科技成果  > 详细页

[00288995]低导通电阻 VDMOS 器件及制备方法

交易价格: 面议

所属行业: 通用零部件

类型: 发明专利

技术成熟度: 正在研发

专利所属地:中国

专利号:201410745311.0

交易方式: 技术转让 技术转让 技术入股

联系人: 武汉大学

进入空间

所在地:湖北武汉市

服务承诺
产权明晰
资料保密
对所交付的所有资料进行保密
如实描述
|
收藏
|

技术详细介绍

本发明公开了一种低导通电阻 VDMOS 器件及制备方法,在传统的 VDMOS 器件结构中引入一块与源区掺杂杂质相同的掺杂区。该掺杂区位于栅氧层正下方且与基区和栅氧层紧密接触。相应地,新掺杂区上方的栅极采用中空结构。本发明 VDMOS 器件可有效降低沟道导通电阻和颈区电阻,从而降低VDMOS 器件的导通电阻;同时,采用中空结构的栅极既可避免新掺杂区对击穿电压的影响,也可降低栅极与漏极间结电容,提高 VDMOS 的开关速度。本发明方法工艺简单,易于工业化。
本发明公开了一种低导通电阻 VDMOS 器件及制备方法,在传统的 VDMOS 器件结构中引入一块与源区掺杂杂质相同的掺杂区。该掺杂区位于栅氧层正下方且与基区和栅氧层紧密接触。相应地,新掺杂区上方的栅极采用中空结构。本发明 VDMOS 器件可有效降低沟道导通电阻和颈区电阻,从而降低VDMOS 器件的导通电阻;同时,采用中空结构的栅极既可避免新掺杂区对击穿电压的影响,也可降低栅极与漏极间结电容,提高 VDMOS 的开关速度。本发明方法工艺简单,易于工业化。

推荐服务:

Copyright © 2017  桂林经济技术开发区管理委员会    桂林经开孵化器管理有限责任公司    All Rights Reserved

桂ICP备17003866号-1

运营商:科易网