技术详细介绍
本发明公开一种基于FPGA的网络数据包过滤方法，先采集网络数据包，并将其存储到一个数据缓冲器中，再对其头部信息进行提取，接着将提取到的相关信息存入SRAM中，与此同时将提取到IP地址作为访问SDRAM的地址去读取过滤控制位信息，得出明确通过与否信号，对数据缓冲器中数据让其通过与否，查询成功则数据转发，否则丢弃。
通过上位机配置过滤规则集为IP数据包格式以DMA方式传输到底层FPGA中，通过解析并将过滤控制位信息写入SDRAM中，用于过滤查询。
上述设计充分发挥FPGA硬件快速并行计算优势，满足线速过滤要求，实现高速网络数据包过滤和统计显示数据流相关信息。