[00813314]基于IEEE1500标准兼容SRAM/ROM的MBIST控制器结构系统

该发明公开了一种基于IEEE 1500 且兼容嵌入式SRAM 和ROM 存储器测试的测试结构及测试方法，该测试结构结合了嵌入式核测试标准IEEE 1500和内建自测试（BIST）的方法，该测试结构支持对多个不同种类的嵌入式SRAM 和ROM 进行内建自测试。该结构由嵌入式SRAM 和ROM 的测试壳封装与MBIST 控制器两部分构成。测试封装壳解决了嵌入式SRAM 和ROM 的测试访问、测试隔离和测试的控制问题。MBIST 控制器根据测试算法生成SRAM测试所需的测试激励数据、控制封装壳Wrapper、进行响应分析、输出测试结果，通过MISR 来完成对ROM 中数据的数据压缩操作。应用该测试结构及测试方法，能够检测出嵌入式SRAM 和ROM 存储器存在故障，有利于嵌入式SRAM 和ROM 存储器的测试复用，可以有效的提高SoC 的集成效率，同时减少MBIST 系统的硬件消耗。基于IEEE 1500标准兼容SRAM/ROM 的MBIST 控制器结构系统，包括嵌入到系统芯片内部的MBIST 控制器，其特征在于：设置March 算法状态机和多输入线性反馈移位寄存器MISR 的MBIST 控制器分别连接着外设的测试系统接口、围绕被测嵌入式SRAM 和ROM的基于IEEE 1500标准的测试壳Wrapper 和响应分析器，基于IEEE 1500标准的测试壳Wrapper 与响应分析器连接，基于IEEE 1500标准的测试壳Wrapper 和响应分析器均嵌入到系统芯片内部。在MBIST 控制器中，March 算法状态机之后连接指令译码器和控制信号生成器，指令译码器后分别连接数据背景生成器、地址生成器和读写信号生成器，数据背景生成器、地址生成器和读写信号生成器均连接输出数据缓冲器，数据比较器分别连接数据背景生成器和多输入线性反馈移位寄存器MISR。该发明涉及SoC 芯片，具体是SoC 芯片中嵌入式存储器，更具体是SoC 芯片中嵌入式存储器的测试。