[00830807]基于多目标进化算法的内建自测试(BIST)优化设计技术研究

内建自测试（built-in self-test,BIST)技术是解决高密集成电路测试问题的常见方法，面临着测试时间、测试功耗、矢量长度、故障覆盖率、硬件占用等诸多因素的相互制约。基于多目标遗传算法和加权CA(cellular automata,细胞自动机）测试生成结构进行BIST优化设计，测试对象是ISCAS’85基准电路。验证结果表明，CA结构可以作为BIST较为理想的加权测试生成器，其规则可以采用遗传算法（NSGA-II）进行寻优，达到多目标优化设计的效果。而且由于CA结构的简洁和一致性，这种加权测试生成器在保证了矢量长度、测试功耗等指标得到优化的前提下，其带来的硬件占用率也会是比较小的。进一步地，采用遗传算法（NSGA-II）进行SoC（system on a chip,片上系统）测试的多目标优化设计，给出了优化的模型，并结合有代表性的ITC’02标准电路进行了验证，得到了有价值的二维空间描述的优化测试方案，也证明了多目标遗传算法用于SoC测试设计上的有效性。这些研究工作在技术上是一种集成创新，处于国内先进水平，对于SoC的测试具有较大的理论价值和指导意义。该项目整个周期中，已发表学术论文11篇，其中EI收录6篇。获得软件著作权登记证书两份，申请发明专利（注：该发明专利申请由于当时经验不足，写有相关内容的论文被所投稿期刊提前发表了，导致其未能进行答辩流程）、实用新型专利各一份。参加国际学术会议5次。培养硕士研究生已毕业6人、在读3人，其中1人的硕士学位论文获得桂林电子科技大学优秀硕士论文。项目组有2人分别获得国家自然科学基金青年基金项目和国防预研项目各一项。项目结题后，初期主要是进行基于NSGA-II及SPEA-II算法的SoC测试多目标优化设计综合实现与硬件验证上，以及在IEEE1500标准下测试结构与测试控制器的实用化设计，先后获得实用新型专利和发明专利各一项。 近年还着手探讨了相关成果用于数模混合信号电路SoC测试上的关键问题。